Unternehmensbeschreibung Der Continental-Unternehmensbereich Automotive befindet sich aktuell auf dem Weg in die Unabhu00e4ngigkeit und soll im September 2025 als eigenstu00e4ndiges Unternehmen unter dem Namen AUMOVIO an die Bu00f6rse gehen. Mit u00fcber ~93.000 Mitarbeitenden weltweit und einem Umsatz von ~20 Milliarden Euro stehen wir am Beginn einer spannenden neuen u00c4ra. AUMOVIO steht fu00fcr hoch entwickelte Elektronikprodukte und moderne Mobilitu00e4tslu00f6sungen. Ergu00e4nzend zur starken Marktposition mit innovativen Sensorlu00f6sungen und Displays sowie technologisch fu00fchrenden Brems- und Komfortsystemen, verfu00fcgt AUMOVIO u00fcber grou00dfe Expertise bei Software, Architekturplattformen und Assistenzsystemen fu00fcr den stark wachsenden Zukunftsmarkt software-definierter und autonomer Fahrzeuge. Unser Ziel ist es, die Mobilitu00e4t der Zukunft sicher, begeisternd, vernetzt und autonom zu gestalten. Stellenbeschreibung Als DFT-Ingenieur (m/w/divers) fu00fcr Continental ASICs definieren und implementieren Sie DFT- (Design for Test) und BIST- (Built-In Self-Test) Konzepte. Sie entwickeln auu00dferdem DFT-Spezifikationen und treiben die DFT-Architektur und -Methoden fu00fcr Designs sowie IPs voran, um die Testabdeckung zu maximieren und gleichzeitig die Kosten zu minimieren. Sie haben die Mu00f6glichkeit, an den vielfu00e4ltigen innovativen Automobilanwendungen von Continental mitzuarbeiten und optimale Lu00f6sungen fu00fcr deren spezifische Anforderungen zu finden. Besonderes Augenmerk gilt dabei der Erfu00fcllung der strengen Automobilanforderungen. Zu Ihren Aufgaben gehu00f6ren insbesondere folgende Tu00e4tigkeiten: Definieren und implementieren Sie DFT- (Design for Test) und BIST- (Built-In Self-Test) Konzepte sowie IPs, um die Testabdeckung zu maximieren und gleichzeitig die Kosten zu minimieren Definieren und entwickeln Sie Skripte fu00fcr die automatische Scan-Einfu00fcgung, fu00fchren Sie die Scan-Einfu00fcgung aus und erstellen Sie ATPG (Automatic Test Pattern Generation) Durchfu00fchren von Testabdeckungsanalysen und -verbesserungen Leiten und verwalten Sie SOC-Design-for-Test-Aktivitu00e4ten fu00fcr komplexe Projekte und stellen Sie die erfolgreiche Ausfu00fchrung, Herstellbarkeit und Qualitu00e4tsplu00e4ne sicher Entwickeln Sie eine vollstu00e4ndige DFT-Implementierung auf Chip- und Blockebene anhand der Spezifikationen und der Produktabdeckungs-, Qualitu00e4ts- und Herstellbarkeitsziele Gemeinsam entwickeln Sie Innovationen und Verbesserungen der DFT-Methodik fu00fcr Continental Enge Zusammenarbeit mit den beiden Hauptschnittstellen Chipdesign und Halbleiterfertigung sowie verwandten Bereichen Implementierung und Verifizierung von Testfunktionen fu00fcr unsere System-on-Chip-Designs Erstellung und Simulation von Testmustern fu00fcr Produktionstests Entwicklung von DFT-Spezifikationen und Fu00f6rderung von Fluss- und Methodenverbesserungen Implementierung und Validierung von DFT-Strukturen wie z.B. LBIST, MBIST, IP-Tests, Scan und Komprimierung Technische Beratung anderer DFT-Ingenieure, Konzeptingenieure, Digitaldesigner, Teams fu00fcr physische Implementierung und funktionale Verifizierung Verifizierung, Unterstu00fctzung und Verstu00e4ndnis der Musterbereitstellung an die Post-Silicon-Testentwicklungsteams. Bereitstellung der vollstu00e4ndigen Chipanforderungen fu00fcr das Testentwicklungsteam. Verstehen der Testeranforderungen und Bereitstellen der Muster in den vom Testteam benu00f6tigten Formaten Zusammenarbeit mit funktionsu00fcbergreifenden IP- und SOC-Teams zur Definition der Strategie fu00fcr DFT-Architektur, Verifizierung und Design-Flow-Automatisierung Beteiligung an der gesamten Entwicklung und fru00fchzeitiges Feedback an die Konzept-, Architektur- und Designteams zu mu00f6glichen DFT-Problemen Definieren, Entwickeln und Verbessern von DFT-Prozessablu00e4ufen und -Methoden zur kontinuierlichen Verbesserung Enge Zusammenarbeit mit dem IC-Design wu00e4hrend der Testplan- und DFT-Definition, der Pre-Silicon-Verifizierung (Chip-Level-Verifizierung) und der Post-Silicon-Validierung Enge Zusammenarbeit mit dem IP-Testentwicklungsteam zur Definition von Testschemata und Implementierungsstilen Qualifikationen Abgeschlossenes Studium der Elektrotechnik/Mikroelektronik/Physik oder eine vergleichbare Qualifikation Langju00e4hrige einschlu00e4gige Berufserfahrung Nachgewiesene Expertise im DFT-Engineering mit ausgewiesener Erfahrung in der technischen Innovation Erfahrung in der Entwicklung von DFT-Spezifikationen und der Weiterentwicklung von DFT-Architekturen und -Methoden fu00fcr Designs Erfahrung mit Industriestandards und -praktiken im DFT-Bereich u2013 einschlieu00dflich ATPG, JTAG, MBIST und Kompromissen zwischen Testqualitu00e4t und Testzeit Kenntnisse in SystemVerilog RTL, TCL, Python und Unix/Linux-Umgebungen Vertrautheit mit den DFT-Tools von Siemens, Cadence und Synopsys Sehr gute Englischkenntnisse (schriftlich und mu00fcndlich) Teamplayer mit guten Kommunikations- und Verhandlungsfu00e4higkeiten Kundenorientierung (antizipiert und versteht die Bedu00fcrfnisse der Kunden) Motivation und Inspiration (handelt integer und dynamisch) Die Bewerbungen von schwerbehinderten Menschen sind willkommen. Zusu00e4tzliche Informationen Sind Sie bereit, Ihre Karriere auf das nu00e4chste Level zu heben und Teil von etwas Grou00dfem zu werden? Bewerben Sie sich jetzt und werden Sie Teil von AUMOVIO, um gemeinsam mit uns die Mobilitu00e4t der Zukunft zu gestalten! Sind Sie bereit, Ihre Karriere auf das nu00e4chste Level zu heben und Teil von etwas Grou00dfem zu werden? Bewerben Sie sich jetzt und werden Sie Teil von AUMOVIO, um gemeinsam mit uns die Mobilitu00e4t der Zukunft zu gestalten!